10 февраля 2003 г.

Хотя основные доклады от Intel на юбилейной, пятидесятой, конференции по твердотельной электронике (ISSCC: International Solid-State Circuits Conference) еще впереди, их содержание уже стало известно.

    Значительная часть докладов будет посвящена решению проблем, возникающих с ростом частоты и степени интеграции. В частности, проблеме снижения рассеиваемой мощности. Одним из новых решений, которые будут представлены сегодня, стали дополнительные транзисторы (Sleep Transistors), отключающие цепи питания отдельных блоков в моменты, когда те не используются. Одним из примеров эффективного управления мощностью (в частности, энергопотреблением кэша третьего уровня √ "on-demand" L3 cache power management) является развитие 64-разрядного направления, в котором при увеличении числа транзисторов до более чем полумиллиарда должна сохраниться на прежнем уровне √ 130 Вт √ потребляемая мощность.

    Представление третьего поколения процессоров Itanium планируется во вторник. Нас ожидают реализации процессора с кодовым названием Madison и Montecito. Последний проект √ это объединение на одном кристалле двух процессоров, каждый со своим кэшем (размером не меньшем, чем у Madison), и общего арбитра. Арбитр поддерживает существенно более скоростной обмен данными между процессорами. А с "внешней" стороны он обеспечивает стандартный разъем Itanium. Это позволяет включать такой процессор в уже существующие системы. Кстати, все процессоры третьего поколения сохраняют совместимость с McKinley по разъему и протоколу и могут быть использованы для модернизации существующих систем.

    Площадь кристалла у Madison меньше, чем у McKinley (374 кв. мм против 421), хотя количество транзисторов вырастет почти вдвое √ до 410 млн. В основном, этот рост обусловлен ростом кэша третьего уровня до 6 МБ. Это обеспечивается переходом на 130-нанометровую технологию. Этот же переход обеспечит и рост рабочей частоты в полтора раза до 1,5 ГГц. Скорость обмена с кэшем также возрастет на 50 % до 48 ГБ/с. Заметим, что в третьем поколении будет выпускаться линейка процессоров с различным кэшем (3, 4, 6 МБ, а в 2004 году панируется Madison 9M √ 9-мегабайтная реализация) и различными рабочими частотами. Менее производительные и менее энергопотребляющие процессоры смогут занять "смежные" ниши.